【最新通知】:
FPGA DSP SOPC

Achronix第四代Speedcore eFPGA IP为人工智能时代带来无限可能

2018-12-05 16:27:01   来源:单片机与嵌入式系统应用   浏览: 134 次

关键字:

  PC到移动计算的飞速变迁,加速了Arm公司的迅速崛起,而云到边缘计算的不断迁移,则在为eFPGA技术提供更广阔发展空间的同时,促进了Achronix的快速发展。与赛灵思不同,作为eFPGA IP供应商,Achronix是第一家向SoC开发企业提供量产eFPGA IP的公司,帮助他们能够创建支持各种全新应用的可编程数据加速器。长期以来,Achronix在可编程逻辑领域不断创新,为业界树立了领先性能、功耗和成本的标准。近日,Achronix获得全球半导体联盟(GSA)认可,成为其“2018年最受尊敬的私有半导体公司奖”的三名最终入围者之一。

  随后,Achronix正式推出了第四代Speedcore Gen4 eFPGA IP,以支持客户将FPGA功能集成到SoC之中。与上一代产品相比,Speedcore Gen4将性能提高了60%、功耗降低了50%、芯片面积减少65%,同时保留了原有的Speedcore eFPGA IP的功能,即可将可编程硬件加速功能引入广泛的计算、网络和存储应用,实现接口协议桥接/转换、算法加速和数据包处理。

  架构创新+工艺创新,显著提升系统性能

  新的Speedcore Gen4 eFPGA架构提供了以前仅在ASIC中才能实现的、最佳的硬件加速平衡,以及经过量产验证过的FPGA技术提供的灵活性和可编程性,从而为新兴人工智能/机器学习和高数据带宽应用的爆炸式需求提供了有力的支持,而这正是得益于最新机器学习处理器单元模块和台积电(TSMC)最先进的7nm工艺技术。

  在Speedcore Gen4架构中,Achronix将机器学习处理器(MLP)添加到Speedcore可提供的资源逻辑库单元模块中。MLP模块是一种高度灵活的计算引擎,它与存储器紧密耦合,从而为人工智能和机器学习应用提供了性能功耗比最高和成本最低的解决方案。

  此外,Speedcore Gen4架构还实现了多项创新:查找表的所有方面都得到了增强,以支持使用最少的资源来实现各种功能,具体的更改包括将ALU的大小加倍、将每个LUT的寄存器数量加倍、支持7位函数和一些8位函数,以及为移位寄存器提供的专用高速连接;路由架构借由一种独立的专用总线路由结构得到了增强,在该路由结构中拥有专用的总线多路复用器,可有效地创建分布式的、运行时可配置的交换网络,这为高带宽和低延迟应用提供了最佳的解决方案,并在业界首次实现了将网络优化应用于FPGA互连。

  Speedcore Gen4是最佳的人工智能/机器学习加速器

  除了计算和网络基础设施的通用要求之外,人工智能/机器学习还对高密度和针对性计算产生了显著增加的需求。与以前的Achronix FPGA产品相比,新的Achronix机器学习处理器(MLP)利用了人工智能/机器学习处理的特定属性,并将这些应用的性能提高了300%。这是通过多种架构性创新来实现的,这些创新可以同时提高每个时钟周期的性能和操作次数。

  新的Achronix机器学习处理器(MLP)是一个完整的人工智能/机器学习计算引擎,支持定点和多个浮点数格式和精度。每个机器学习处理器包括一个循环寄存器文件(Cyclical Register File),它用来存储重用的权重或数据。各个机器学习处理器与相邻的机器学习处理器单元模块和更大的存储单元模块紧密耦合,以提供最高的处理性能、每秒最高的操作次数和最低的功率分集。这些机器学习处理器支持各种定点和浮点格式,包括Bfloat16、16位、半精度、24位和单元块浮点。用户可以通过为其应用选择最佳精度来实现精度和性能的均衡。

  为了补充机器学习处理器并提高人工智能/机器学习的计算密度,Speedcore Gen4查找表(LUT)可以实现比任何独立FPGA芯片产品高出两倍的乘法器。领先的独立FPGA芯片在21个查找表可以中实现6x6乘法器,而Speedcore Gen4仅需在11个LUT中就可实现相同的功能,并可在1 GHz的速率上工作。

  何时可以供货?

  对于已量产的Speedcore架构,Achronix可在6周内为客户配置并提供Speedcore eFPGA IP和支持文件。采用台积电7nm工艺节点的Speedcore Gen4将于2019年上半年投入量产,但是芯片设计企业现已可以联系Achronix,以获得支持其特定需求的Speedcore Gen4实例。Achronix还将于2019年下半年提供用于台积电16nm和12nm工艺节点的Speedcore Gen4 eFPGA IP。

  Achronix的ACE设计工具中包括了Speedcore Gen4 eFPGAs的预先配置示例实例,它们可支持客户针对性能、资源使用率和编译时间去评估Speedcore Gen4的结果质量;Achronix现已可提供支持Speedcore Gen4的ACE设计工具。Speedcore采用了一种模块化的架构,它可根据客户的要求轻松配置其大小。Achronix使用其Speedcore Builder工具来即刻创建新的Speedcore实例,以便满足客户对其快速评估的要求。


分享到:

相关阅读:
· Micron和Achronix提供下一代FPGA并借助高性能GDDR6存储器支持机器学习应用
· Achronix介绍并展示Speedcore eFPGA如何加速边缘计算
· Achronix与Mentor携手带来高等级逻辑综合(HLS)与FPGA技术之间的连接
· Achronix入选CIOReview杂志20家值得信任的高性能计算解决方案供应商
· CAST和Achronix使用无损压缩IP支持从数据中心到边缘的数据处理
· AccelerComm与Achronix实现5G极化码与Speedcore eFPGA集成来支持客户5G方案快速上市
· Achronix完成其基于16nm FinFET+工艺的Speedcore eFPGA技术量产级测试芯片的验证
· Achronix的定制单元块可构建最高效的eFPGA,助力AI发展
· Achronix用于SoC加速的Speedcore嵌入式FPGA IP产品开始供货