【最新通知】:
嵌入式软件

Cadence扩展全新Virtuoso平台,提供优化系统设计并支持5nm及仿真驱动布线

2018-04-13 16:09:50   来源:单片机与嵌入式系统应用   浏览: 119 次

关键字:

  楷登电子(美国Cadence 公司)发布 Cadence Virtuoso 定制 IC 设计平台的技术升级和扩展,进一步提高电子系统和 IC 设计的生产力。新技术涉及 Virtuoso 系列几乎所有产品,旨在为系统工程师提供更稳健的设计环境和生态系统,助其实现并分析复杂芯片、封装、电路板和系统。

  如需了解全新 Virtuoso 平台的详细内容,请参阅https://www.cadence.com/go/virtuoso-whats-new.html

  增强版 Virtuoso 系统设计平台

  Virtuoso 平台 2018全新内容中,最重要的是去年发布且荣获奖项的 Virtuoso System Design Platform,基于全面升级和扩展的Virtuoso 系统设计平台,设计师可以无缝编辑并分析最复杂的异构系统。封装、光电、IC 模拟与 RF 工程师皆可在同一个平台上操作并充分使用 Virtuoso平台深具信任的完整设计应用。

  新系统设计环境的核心是集合了多项新技术允许设计师在同一平台下对不同工艺不同技术的设计进行同步编辑。同时该系统设计平台与 Cadence SIP Layout方案以及Sigrity™ 分析技术实现无缝互联,为设计师提供完整的“芯片至电路板”设计工具。

  Virtuoso 高阶节点设计与布局

  全新发布的 Virtuoso 平台中,Cadence 采用了创新的高阶节点技术,实现从 22nm 到 5nm所有工艺的设计加速。通过与领先代工厂、生态系统合作伙伴及客户的紧密合作,Cadence研发出可以利用创新方法自动管理工艺复杂度的先进技术,帮助设计师更加专注于设计目标。在电路设计和分析方面,针对 FinFET 设计开发的先进统计算法可以在设计早期发现工艺参量变化引起的电路性能波动,将工艺参量变化对设计影响的分析时间减少约 20%。

  布局设计方面,一种独特的多网格系统可以提取最新 7nm 和 5nm 工艺的复杂设计规则,同时允许设计师增加布局和布线技术的使用,大幅提升布局设计的生产力。在 7nm 节点下,上述优化可将布局工作量减少 3 倍以上。

  Virtuoso 先进设计方法学与自动化

  Cadence 研发了多项提升模拟设计和分析的技术。通过与 Cadence Spectre® 电路仿真器集成,并采用先进分析技术减少设计迭代,Virtuoso 模拟设计环境(ADE)的仿真吞吐量提升高达 3 倍。Virtuoso ADE Verifier也加入了专属新功能,汇集了跨领域电气规范,使实现标准合规(ISO 26262 等标准)的难度降低了约 30%。

  凭借保障电路完整性和性能的一系列专属设计技术,Virtuoso 布局环境正从“电气感知布局”进化为业界首个“电气和仿真驱动”的布局方式。全新仿真驱动布局可以解决关键电路和高阶节点设计中的许多电迁移(EM)和寄生问题。为了提高布局的自动化水平,新环境加入了多项针对层次化版图规划的突破性技术,以及全新的布局和布线自动化技术,大幅提高布局设计生产力,并缩短布局时间。

  鉴于当今芯片的复杂程度愈演愈烈,其中一个很大的设计难题是如何将布局任务在设计团队间进行合理分配。增强版 Virtuoso 平台加入了创新的并行实时团队设计编辑功能,允许团队对布局任务进行分配并探索各种假设情形。这一功能对设计规则检查(DRC)的修改、芯片完成和人工布线都十分有用。

  Cadence 预计,电气驱动布线和走线编辑、实时设计编辑与革命性设计规划技术的全新布局环境可以将生产力提升达 50%。

  “在Bosch,当我们设计关键任务的系统时,可靠性是我们的第一考量。我们对 EDA 工具的要求是,其不仅能帮助我们的工程师高效地设计、分析、布排电路,达到可靠性标准,而且还不能拖累项目的整体生产力,”Bosch公司 EDA 高级项目经理 Göran Jerke 表示。“通过与 Cadence 的长期合作,我们在过去的电气感知布局和最新的电气驱动布局方面都取得了宝贵成果。”

  “我们的目标是向客户提供最完整的解决方案,通过贯通芯片、封装、模组和电路板等各设计领域的无缝互联流程,帮助客户更好地设计并验证包括模拟、混合信号、RF和光电产品在内的各种异构系统,” Cadence 公司资深副总裁兼定制 IC 和 PCB 事业部总经理Tom Beckley 表示。“全新 Virtuoso 平台是在大获成功的 Virtuoso 电气感知设计布局套件基础之上开发而成的,它突破性的分析功能与电气驱动布局功能可以提升设计实现的可靠性。此外,它还能支持包括 5nm 节点在内的最先进工艺技术。通过与领先代工厂、生态系统合作伙伴和客户展开合作,我们成功实现了定制和仿真设计方法学的大幅增强。”


分享到:

相关阅读:
· Cadence全新Tensilica Vision Q6 DSP IP助力提升视觉与AI性能
· Cadence Virtuoso定制IC设计平台助力WillSemi提升模拟IC设计的稳健性和交付速度
· Imec与Cadence成功流片首款3nm测试芯片
· 日月光与Cadence携手共同开发首套日月光高效能系统级封装EDA解决方案
· Cadence携手Arm交付首个基于低功耗、高性能Arm服务器的SoC验证解决方案
· Xilinx、Arm、Cadence和台积公司共同宣布全球首款采用7纳米工艺的CCIX测试芯片
· Cadence优化全流程数字与签核及验证套装支持Arm Cortex-A75、Cortex-A55 CPU及Arm Mali-G72 GPU
· Cadence推出针对最新移动和家庭娱乐应用的Tensilica HiFi 3z DSP架构
· Cadence发布业界首款面向汽车、监控、无人机和移动市场的神经网络DSP IP