【最新通知】:
嵌入式软件

日月光与Cadence携手共同开发首套日月光高效能系统级封装EDA解决方案

2018-02-02 16:48:00   来源:单片机与嵌入式系统应用   浏览: 56 次

关键字:

  日月光半导体和全球电子设计创新领导厂商楷登电子宣布,双方合作推出系统级封装(SiP) EDA解决方案,以应对设计和验证Fan-Out Chip-on-Substrate (FOCoS)技术多die封装的挑战。这套解决方案是由SiP-id™(系统级封装智能设计)的设计套件以及新方法所组成的平台 ─ SiP-id™是一功能增强的参考设计流程,包含Cadence提供的IC封装与验证工具;而新的平台则是将晶圆级、封装级、以及系统级的设计需求整合到一个统一、自动化的流程中。通过应用SiP-id™方法,与现有先进的封装EDA工具相比,设计人员可以减少重复修改并大大提高生产力,并缩短设计及验证高复杂度SiP封装设计的时间。

  现今的智能科技环境下,创新者不断地设计能够整合更多功能、提供更高与更快性能、以及更低功耗的装置 ─ 并将所有的元器件都封装在日益狭小的有限空间中。从智能手机和可穿戴设备的全球扩张,以及人工智能、自驾车与物联网(IoT)的快速进展来看,随着科技已经成为人类日常生活中不可或缺的一部分,也使IC封装在电子产业中扮演着前所未有的重要角色。这些进展为日月光带来了庞大的商机,可将其SiP技术的运用范畴从封装级扩大到模块级、电路板级、以及系统级的整合。

  过去IC封装工程师使用标准的EDA设计工具,再结合无须严格定义的设计规则,便能为其封装元器件进行布局设计。但是,这种方法在设计当今先进的多die封装时将面临诸多限制。为了提供更全面的方法来设计、验证SiP和先进的扇出型封装,日月光与Cadence密切合作,使用功能增强的Cadence® IC封装和验证工具,为日月光先进的IC封装技术量身打造出包含设计套件、设计方法以及简化与自动化的参考设计流程。在一个高引脚数die的典型应用案例中,与现有的手动操作工具相比,封装工程师使用SiP-id™以及相应的参考设计流程、方法,可将时间从6小时缩短到仅需17分钟。

  日月光集团研发中心副总经理洪志斌表示:“身为系统级封装技术的领导厂商,日月光致力于建构完整的SiP生态系统,包括EDA供应商在内的整个供应链上的合作伙伴,来强化我们的设计与制造服务。SiP-id™是日月光与Cadence成功合作的重要典范,通过双方共享技术与经验,能够实现最佳的设计成果。最终,我们的目标是为客户提供一套高效的EDA工具,使用日月光先进的封装和系统级技术来设计更复杂的芯片,并加快产品上市时间。”

  Cadence公司资深副总裁兼定制化IC与PCB事业部总经理Tom Beckley表示:“越来越多的客户在寻求多die先进封装技术来解决下一代设计挑战。先进封装技术可延续摩尔定律,是我们系统设计实现策略(SDE)的重要环节,所以与日月光合作实现其SiP愿景,是我们的最佳选择。 我们预期,通过提供SiP设计优化的方法,此合作关系的成果将能为Cadence与日月光的共同客户带来显著的效益。”

  日月光即日起可提供SiP-id™设计套件。


分享到:

相关阅读:
· Cadence携手Arm交付首个基于低功耗、高性能Arm服务器的SoC验证解决方案
· Xilinx、Arm、Cadence和台积公司共同宣布全球首款采用7纳米工艺的CCIX测试芯片
· Cadence优化全流程数字与签核及验证套装支持Arm Cortex-A75、Cortex-A55 CPU及Arm Mali-G72 GPU
· Cadence推出针对最新移动和家庭娱乐应用的Tensilica HiFi 3z DSP架构
· Cadence发布业界首款面向汽车、监控、无人机和移动市场的神经网络DSP IP
· 应用Cadence Protium S1,晶晨半导体大幅缩短多媒体SoC软硬件集成时间
· 应用Cadence Protium S1,晶晨半导体大幅缩短多媒体SoC软硬件集成时间
· Cadence发布大规模并行物理签核解决方案Pegasus验证系统
· Cadence推出用于早期软件开发的FPGA原型验证平台Protium S1