【最新通知】:
业界新闻

Achronix的定制单元块可构建最高效的eFPGA,助力AI发展

2017-10-19 09:39:21   来源:本刊记者 杨迪娜   浏览: 522 次

关键字:

        2017年思科网络指数图显示,随着物联网、移动计算网络应用的增多,需要产品的计算能力更强,同时5G移动通信、高性能计算、网络加速、自动驾驶等新兴行业的井喷式发展,对总的计算能力的需求呈指数增长。满足上述需求的FPGA芯片再次焕发活力,而Achronix公司近期发布的嵌入式FPGA(eFPGA)内核SpeedCore,不仅打破了传统FPGA的设计,而且可由客户根据需要任意定制功能。新产品背后究竟藏着怎样的秘密?

  SpeedCore增速最快,为Achronix带来丰厚回报

  Achronix公司在2017年实现了强劲的销售收入及业务量增长,全年营业收入将超过1亿美元,其中嵌入式FPGA内核Speedcore是其增速最快的产品,它从2015年开始参与客户项目的评估,到2016年第三季度已向首批客户提供了16nm 产品的供货。SpeedCore最大的亮点就是,其可由客户自定义资源组合和容量,是完全可定制的IP,最多可达200万个查找表。SpeedCore的功能为什么可自由定制?这一切要归功于Achronix 发布的全新定制单元块—Custom Blocks。

  定制单元块如何在SpeedCore中实现?

  Achronix发布的Custom Blocks 定制单元块(如Logic、BRAM、DSP、LARM等)含有特定功能,以列的形式放置在Speedcore中,客户可以根据需求定制自己专属的单元块。定制单元块可分布在整个eFPGA内部结构中。该技术的特别优势是:大幅度地缩减了芯片晶粒大小及功耗,同时大幅度提升了性能。

  SpeedCore拥有更强大的硬件加速器

  诸如机器学习、深度学习、计算机和嵌入式视觉等人工智能(AI)系统,对海量数据存储和快速计算能力的要求越来越高。传统的CPU受制于功耗和芯片大小的影响,难以实现快速的计算和存储,依靠增加CPU数量、提高频率的方式也行不通。而SpeedCore中加入了硬件加速器,即在CPU中加入eFPGA,在eFPGA中加入更多的并行处理单元,为数据加速提供帮助,不仅卸载了CPU的数据处理任务,还显著增强了系统性能。

  为何Speedcore面积缩小6倍,性能却更高效?

  Achronix的营销副总裁Steve Mensor谈到,Speedcore的面积较传统FPGA缩小了6倍,性能反而比标准FPGA更加高效,这一切要归功于以下三点。

  ⑴ 裁剪接口

  普通的FPGA上的中心部分是核心逻辑设计、存储器以及布线、DSP;外围则是可编程的I/O口、SerDes和各种接口控制器。Achronix公司对传统的FPGA进行了裁剪,FPGA的内核只集成了核心逻辑设计、各种存储器、DSP以及布线,把以前的可编程I/O及各种接口裁剪掉,这样一来FPGA内核的面积相较于以前缩减了50%。

  ⑵ 去掉“壳”

  除了外围的FPGA I/O,FPGA的中心也有两部分,其中核心元素是应用逻辑电路(Appplication Logic),而外侧是壳(shell),壳里包含:连接通信的MAC/PHY、网桥、弹性布线器、存储器接口、通信协议引擎、DMA等,壳占用了整体面积的44%。Achronix把壳去掉,仅保留核心功能,再次节省了面积,且不会影响性能。

  ⑶ 加入Speedcore Custom Blocks定制单元

  大量的客户可自定义的Custom Blocks定制单元块加到了可编程结构之中,进一步将芯片面积缩减多达75%,降低功耗的同时带来了更高的性能。

  Achronix对自家产品的大胆裁剪、去掉壳、加入可定制单元块,这些创新举措使得eFPGA更加适用于软件定义网络(SDN)和网络功能虚拟化(NFV)等新兴数据中心和联网架构产业中,原本在FPGA内的I/O接口和外围器件可由用户自己定义,想要使用的话可固定在ASIC里、FPGA核心的外边,还可节省成本。

  技术创新带来哪些好处?

  这样的Speedcore可用在AI卷积神经网络中,可以识别先进的、实时的目标检测系统,占用的面积可由11.9mm2 降到7.8mm2 ,DSP、Memory的数量定制功能可大幅增加,主要功能包括:矩阵算法、定点运算、每秒1.0Giga次运算。

  不仅如此,此款eFPGA还可提供传统FPGA无法实现的功能—TCAMs。TCAMs的常用功能有数据包分类、流量管理、深度包检测、VLAN标记、接入控制名单,这些应用占用面积太大,在独立FPGA芯片上无法提供,而Achronix的定制单元块由于含有面积适中的TCAMs单元列,可通过级联方式增加查找深度,构建出更宽、更深的阵列,从而实现上述功能。

  Achronix ACE设计工具辅助eFPGA开发更便捷

  Achronix提供的ACE设计工具(即逻辑综合-验证-时序-编程-调试)在对芯片设计过程中,与其他FPGA的开发是相同的,生成的语言全面支持Verilog、SystemVerilog 和VHDL,对Custom Blocks定制单元配置Pipline寄存器、总线规模等,还对其开发了专属的GUI图形界面,GUI自动地创建各设计中需要用到的组件。

  海量数据的增长以及新的计算密集型功能正在推动可编程异构计算架构的需求,这其中eFPGA数据加速的强大功能是最优的解决方案,Achronix此次发布的全新定制单元块Custom Blocks打破传统FPGA设计,具有最小的芯片面积、ASIC级的性能,还可提供独立FPGA芯片无法做到的功能,可定制的技术也在FPGA中流行起来。


分享到:

相关阅读:
· Achronix第四代Speedcore eFPGA IP为人工智能时代带来无限可能
· Micron和Achronix提供下一代FPGA并借助高性能GDDR6存储器支持机器学习应用
· Achronix介绍并展示Speedcore eFPGA如何加速边缘计算
· Achronix与Mentor携手带来高等级逻辑综合(HLS)与FPGA技术之间的连接
· Achronix入选CIOReview杂志20家值得信任的高性能计算解决方案供应商
· CAST和Achronix使用无损压缩IP支持从数据中心到边缘的数据处理
· AccelerComm与Achronix实现5G极化码与Speedcore eFPGA集成来支持客户5G方案快速上市
· Achronix完成其基于16nm FinFET+工艺的Speedcore eFPGA技术量产级测试芯片的验证
· Achronix用于SoC加速的Speedcore嵌入式FPGA IP产品开始供货